II-VI族半導体デバイス及びその製造方法

OPT OpenIR > 半导体激光器专利数据库

	II-VI族半導体デバイス及びその製造方法
其他题名	II-VI族半導体デバイス及びその製造方法
	倉本大; 岩田普
	1998-03-13
专利权人	日本電気株式会社
公开日期	1998-05-25
授权国家	日本
专利类型	授权发明
摘要	【課題】電流の狭窄を充分に計り得るII-VI族半導体を含む電流狭窄構造の高抵抗層を有するII-VI族半導体デバイスを少ない工程数で簡便に作製し得る製造方法を提供すること。【解決手段】このMISFETは、MBE法でi-GaAs基板1上にi-ZnSe層2,n-ZnSe層3をこの順で成長させた後、真空蒸着でn-ZnSe層3上にCuを蒸着してからフォトリソグラフィ技術により特定幅のCu層4を形成し、次に高抵抗層形成工程として、このウェハを窒素雰囲気中200℃の温度条件下でアニールすることにより、n-ZnSe層3上にあったCu層4を拡散させてn-ZnSe層3中に高抵抗層5を埋設形成し、更に回路形成工程として高抵抗層5上を含むn-ZnSe層3上に金を蒸着してドレイン電極6,ゲート電極7,及びソース電極8を形成することによって作製される。
其他摘要	要解决的问题：提供一种制造方法，该方法可以方便地制造具有电流限制结构的高电阻层的II-VI族半导体器件，该电流限制结构包括能够以少量步骤充分测量电流限制的II-VI族半导体。在该MISFET中，通过MBE方法在i-GaAs衬底1上依次生长i-ZnSe层2和n-ZnSe层3，并且通过真空蒸发在n-ZnSe层3上沉积Cu在沉积之后，通过光刻技术形成具有特定宽度的Cu层4，然后作为高电阻层形成步骤，将该晶片在氮气氛中在200℃的温度条件下退火以形成n-ZnSe层3通过扩散存在于其上的Cu层4将高电阻层5掩埋在n-ZnSe层3中，并且在包括高电阻层5的上部的n-ZnSe层3上沉积金作为电路形成步骤形成漏电极6，栅电极7和源电极8。
授权日期	1998-03-13
申请日期	1996-01-19
专利号	JP2757915B2
专利状态	失效
申请号	JP1996007374
公开（公告）号	JP2757915B2
IPC 分类号	H01L29/812 \| H01L \| H01L21/203 \| C30B29/48 \| H01L29/778 \| H01L21/322 \| H01L21/338 \| H01L21/363 \| H01S \| H01L33/40 \| H01L33/14 \| H01S5/00 \| C30B \| H01L33/28 \| H01S3/18 \| H01L33/00
专利代理人	後藤洋介 (外2名)
代理机构	-
文献类型	专利
条目标识符	http://ir.opt.ac.cn/handle/181661/39022
专题	半导体激光器专利数据库
作者单位	日本電気株式会社
推荐引用方式 GB/T 7714	倉本大,岩田普. II-VI族半導体デバイス及びその製造方法. JP2757915B2[P]. 1998-03-13.

条目包含的文件
文件名称/大小	文献类型	版本类型	开放类型	使用许可
JP2757915B2.PDF（22KB）	专利		开放获取	CC BY-NC-SA	请求全文