Xi'an Institute of Optics and Precision Mechanics,CAS
半導体レーザ及びその製造方法 | |
其他题名 | 半導体レーザ及びその製造方法 |
鶴岡 清貴 | |
1999-10-29 | |
专利权人 | 日本電気株式会社 |
公开日期 | 1999-12-27 |
授权国家 | 日本 |
专利类型 | 授权发明 |
摘要 | 【課題】 電流ブロック層形成時にn型InP層との接触を回避し高温高出力での特性劣化を生じない半導体レーザとその製造方法を提供する。 【解決手段】 p型InP基板101上にメサ形成用マスク102を設けた後、ストライプ状メサを形成し、選択成長によりp型InP埋込層104、n型InP電流ブロック層105を順次積層する。マスク除去後、基板全面にp型InPクラッド層106、活性層107、n型InPクラッド層108を順次積層する。次いで活性層形成用マスク109を形成し、これを用いてn型InPクラッド層108、活性層107を所望のストライプ幅にエッチングする。その後、活性層形成用マスク109を用い、活性層107の両脇にp型InP電流ブロック層110を形成する。活性層形成用マスク109を除去した後、基板全面にn型InP埋込層111を形成する。 |
其他摘要 | 要解决的问题:提供一种半导体激光器,其通过在形成电流阻挡层时避免与n型InP层接触而不会在高温和高输出下引起特性劣化。解决方案:在p型InP衬底101上提供用于台面形成的掩模102之后,制作条形台面,并且按顺序堆叠p型InP嵌入层104和n型InP电流阻挡层105通过选择性增长。在去除掩模之后,依次堆叠p型InP包覆层106,有源层107和n型InP包覆层108。接下来,制作用于形成有源层的掩模109,并且使用该掩模109将n型InP包层1-8和有源层107蚀刻成期望的条带宽度。然后,使用掩模1-9形成有源层,在有源层107的两侧形成p型InP电流阻挡层110.在去除掩模1-9以形成有源层之后在n层InP嵌入层111中,n型InP嵌入层111是在衬底的整个表面上的模式。 |
申请日期 | 1997-09-26 |
专利号 | JP2996221B2 |
专利状态 | 失效 |
申请号 | JP1997262390 |
公开(公告)号 | JP2996221B2 |
IPC 分类号 | H01S | H01S5/227 | H01S5/00 | H01S3/18 |
专利代理人 | 若林 忠 (外4名) |
代理机构 | - |
文献类型 | 专利 |
条目标识符 | http://ir.opt.ac.cn/handle/181661/83530 |
专题 | 半导体激光器专利数据库 |
作者单位 | 日本電気株式会社 |
推荐引用方式 GB/T 7714 | 鶴岡 清貴. 半導体レーザ及びその製造方法. JP2996221B2[P]. 1999-10-29. |
条目包含的文件 | ||||||
文件名称/大小 | 文献类型 | 版本类型 | 开放类型 | 使用许可 | ||
JP2996221B2.PDF(178KB) | 专利 | 开放获取 | CC BY-NC-SA | 请求全文 |
个性服务 |
推荐该条目 |
保存到收藏夹 |
查看访问统计 |
导出为Endnote文件 |
谷歌学术 |
谷歌学术中相似的文章 |
[鶴岡 清貴]的文章 |
百度学术 |
百度学术中相似的文章 |
[鶴岡 清貴]的文章 |
必应学术 |
必应学术中相似的文章 |
[鶴岡 清貴]的文章 |
相关权益政策 |
暂无数据 |
收藏/分享 |
除非特别说明,本系统中所有内容都受版权保护,并保留所有权利。
修改评论