| 基于Verilog HDL的有限状态机设计 | |
方洪浩; 雷蕾; 常何民
| |
| 作者部门 | 系统工程部 |
| 2007 | |
| 发表期刊 | 科学技术与工程
 |
| ISSN | 1671-1819 |
| 卷号 | 7期号:20页码:5278-5281 |
| 学科领域 | 光学 |
| 收录类别 | 其他 |
| 文献类型 | 期刊论文 |
| 条目标识符 | http://ir.opt.ac.cn/handle/181661/7438 |
| 专题 | 装校技术研究中心 |
| 推荐引用方式 GB/T 7714 | 方洪浩,雷蕾,常何民. 基于Verilog HDL的有限状态机设计[J]. 科学技术与工程,2007,7(20):5278-5281. |
| APA | 方洪浩,雷蕾,&常何民.(2007).基于Verilog HDL的有限状态机设计.科学技术与工程,7(20),5278-5281. |
| MLA | 方洪浩,et al."基于Verilog HDL的有限状态机设计".科学技术与工程 7.20(2007):5278-5281. |
| 条目包含的文件 | ||||||
| 文件名称/大小 | 文献类型 | 版本类型 | 开放类型 | 使用许可 | ||
| 1192-基于Verilog HDL的有（218KB） | 限制开放 | -- | 请求全文 | |||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [方洪浩]的文章 |
| [雷蕾]的文章 |
| [常何民]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [方洪浩]的文章 |
| [雷蕾]的文章 |
| [常何民]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [方洪浩]的文章 |
| [雷蕾]的文章 |
| [常何民]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论