Xi'an Institute of Optics and Precision Mechanics,CAS
| 一种低氧化应力的VCSEL芯片及其制备方法 | |
| 其他题名 | 一种低氧化应力的VCSEL芯片及其制备方法 |
| 贾钊; 赵炆兼; 郭冠军; 曹广亮; 赵丽 | |
| 2019-04-16 | |
| 专利权人 | 厦门乾照半导体科技有限公司 |
| 公开日期 | 2019-04-16 |
| 授权国家 | 中国 |
| 专利类型 | 发明申请 |
| 摘要 | 本发明提供一种低氧化应力的VCSEL芯片及其制备方法，芯片包括依次层叠设置的衬底、第一DBR层、有源层、氧化限制层、第二DBR层、欧姆接触层和电极，所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1‑XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分，X大于等于0且小于0.9。本发明采用多层的氧化限制层结构，氧化应力得到平衡，从而降低了氧化应力，进而降低了外延由于应力导致的脱落风险。 |
| 其他摘要 | 本发明提供一种低氧化应力的VCSEL芯片及其制备方法，芯片包括依次层叠设置的衬底、第一DBR层、有源层、氧化限制层、第二DBR层、欧姆接触层和电极，所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1‑XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分，X大于等于0且小于0.9。本发明采用多层的氧化限制层结构，氧化应力得到平衡，从而降低了氧化应力，进而降低了外延由于应力导致的脱落风险。 |
| 主权项 | 一种低氧化应力的VCSEL芯片，包括依次层叠设置的衬底、第一DBR层、有源层、氧化限制层、第二DBR层、欧姆接触层和电极，其特征在于，所述氧化限制层包括依次层叠设置的Al0.9Ga0.1As外延层、AlXGa1-XAs外延层和Al0.98Ga0.02As外延层，所述Al0.9Ga0.1As外延层靠近所述有源层设置，所述Al0.98Ga0.02As外延层靠近所述第二DBR层设置，其中X为Al元素的组分， X大于等于0且小于0.9。 |
| 申请日期 | 2019-03-01 |
| 专利号 | CN109638646A |
| 专利状态 | 申请中 |
| 申请号 | CN201910156150.4 |
| 公开（公告）号 | CN109638646A |
| IPC 分类号 | H01S5/183 | H01S5/343 |
| 专利代理人 | - |
| 代理机构 | - |
| 文献类型 | 专利 |
| 条目标识符 | http://ir.opt.ac.cn/handle/181661/55168 |
| 专题 | 半导体激光器专利数据库 |
| 作者单位 | 厦门乾照半导体科技有限公司 |
| 推荐引用方式 GB/T 7714 | 贾钊,赵炆兼,郭冠军,等. 一种低氧化应力的VCSEL芯片及其制备方法. CN109638646A[P]. 2019-04-16. |
| 条目包含的文件 | ||||||
| 文件名称/大小 | 文献类型 | 版本类型 | 开放类型 | 使用许可 | ||
| CN109638646A.PDF（641KB） | 专利 | 开放获取 | CC BY-NC-SA | 请求全文 | ||
| 个性服务 |
| 推荐该条目 |
| 保存到收藏夹 |
| 查看访问统计 |
| 导出为Endnote文件 |
| 谷歌学术 |
| 谷歌学术中相似的文章 |
| [贾钊]的文章 |
| [赵炆兼]的文章 |
| [郭冠军]的文章 |
| 百度学术 |
| 百度学术中相似的文章 |
| [贾钊]的文章 |
| [赵炆兼]的文章 |
| [郭冠军]的文章 |
| 必应学术 |
| 必应学术中相似的文章 |
| [贾钊]的文章 |
| [赵炆兼]的文章 |
| [郭冠军]的文章 |
| 相关权益政策 |
| 暂无数据 |
| 收藏/分享 |
除非特别说明，本系统中所有内容都受版权保护，并保留所有权利。
修改评论