半導体素子

OPT OpenIR > 半导体激光器专利数据库

	半導体素子
其他题名	半導体素子
	近藤正彦; 魚見和久; 中村均
	2003-05-02
专利权人	日本オプネクスト株式会社
公开日期	2003-07-07
授权国家	日本
专利类型	授权发明
摘要	【目的】本発明の目的は、Si基板上にIII-V族混晶半導体をエピタキシャル成長させてSi電子素子とモノリシックに集積しうる光半導体素子を提供する事である。【構成】 Si基板結晶の上に、クラッド層が格子整合するGaNP、活性層がGaNP/GaNAs応力補償型超格子よりなるレーザダイオードとSi-MOS-FETが集積されている。また、同基板結晶上には、GaNP/GaNAs応力補償型超格子光吸収層を有するpinフォトダイオードとSi-MOS-FETも集積されている。これらの光半導体素子はSi基板結晶中に設けられた光導波路により結合されている。【効果】本発明によれば、Si基板上にIII-V族混晶半導体をミスフィット転位を発生させる事なくエピタキシャル成長させる事が可能となり、Si電子素子とモノリシックに集積しうる半導体素子を提供する事ができ、OEICへ応用できる。
其他摘要	目的：通过将构成半导体元件的多个半导体层的晶格畸变保持在产生误配合位错的临界畸变量的范围内，在Si衬底上外延生长III-V族的混合晶体半导体，而不会出现误配错位错。组成：对于有源层10使用应力扭曲型超晶格层，其中带隙可以自由地设置在2到0eV的范围内。在这种情况下，构成光半导体元件的每个半导体层的晶格畸变保持在临界畸变量内，由此在生产过程的整个温度区域中产生误配合位错。另外，在变形层的总膜层的生长超过临界膜厚的情况下，将具有拉伸变形的层层叠在具有压缩变形的层上或者将具有压缩变形的层层叠在具有拉伸变形的层上以弥补压力。因此，半导体元件的膜厚度可以保持在不产生误配合位错的临界膜厚度内。
申请日期	1993-06-14
专利号	JP3425185B2
专利状态	失效
申请号	JP1993141750
公开（公告）号	JP3425185B2
IPC 分类号	H01L33/34 \| H01L \| H01L27/15 \| H01S5/026 \| H01L31/107 \| H01L29/861 \| H01S5/34 \| H01S \| H01L33/08 \| H01L33/06 \| H01L33/42 \| H01S5/32 \| H01L33/14 \| H01L33/10 \| H01L33/32 \| H01S5/00 \| H01L33/00
专利代理人	作田康夫
代理机构	-
文献类型	专利
条目标识符	http://ir.opt.ac.cn/handle/181661/89410
专题	半导体激光器专利数据库
作者单位	日本オプネクスト株式会社
推荐引用方式 GB/T 7714	近藤正彦,魚見和久,中村均. 半導体素子. JP3425185B2[P]. 2003-05-02.

条目包含的文件
文件名称/大小	文献类型	版本类型	开放类型	使用许可
JP3425185B2.PDF（64KB）	专利		开放获取	CC BY-NC-SA	请求全文