半導体素子及びその製造方法

OPT OpenIR > 半导体激光器专利数据库

	半導体素子及びその製造方法
其他题名	半導体素子及びその製造方法
	松下保彦
	2004-11-12
专利权人	三洋電機株式会社
公开日期	2005-02-02
授权国家	日本
专利类型	授权发明
摘要	【課題】半導体素子の製造工程中に活性層の熱分解による格子欠陥の発生を防止することにある。【解決手段】 SiC基板1上にp型SiCからなる第1のクラッド層2、In(1-X)GaXN(0≦X(1-Y)GaYN(0≦Y≦1)からなる第2のクラッド層4を順に積層した半導体素子であって、活性層3は、In組成の小さい複数の第1のInGaN層3aとIn組成が第1のInGaN層3aよりも大きい1以上の第2のInGaN層3bを交互に積層した多層膜で構成した。この構造により、活性層3の上部に低温成長可能なn型クラッド層4を成長させることにより、クラッド層4の成長中における活性層3の熱分解による格子欠陥の発生を防止できる。また、多層膜の活性層がバッファ層として機能し、クラッド層2と活性層3の間、並びに活性層3とクラッド層4の層の間に生じる格子定数差に起因する結晶転位やクラックの発生を解消して、結晶品位を高めることができる。
其他摘要	要解决的问题：在半导体元件的制造过程中，为了防止由于有源层的热分解引起的晶格失效的发生。解决方案：在SiC衬底1上，由p型SiC制成的第一覆层2，In（1-X）GaXN（0 <= X <1）的有源层3和由n制成的第二覆层4- Al（1-Y）GaYN（0 <= Y <1）按顺序层叠。这里，有源层3包括多层膜，其中交替层叠多个小In组分的第一InGaN层3a和一个或多个第二InGaN层3b，其中组成大于第一InGaN层3a。利用这种结构，在有源层3的上部生长允许低温生长的n型覆层4，从而在生长期间发生由有源层3的热分解引起的晶格失效。防止包层4的形成。此外，在多层膜的有源层用作缓冲层的情况下，由包层2和有源层3之间以及有源层3和包层4之间的晶格常数差异引起的晶体位错或裂缝的发生是淘汰以提高晶体质量。
申请日期	1998-02-25
专利号	JP3615386B2
专利状态	失效
申请号	JP1998043563
公开（公告）号	JP3615386B2
IPC 分类号	H01L33/34 \| H01S5/30 \| H01L \| H01S \| H01S5/323 \| H01S5/343 \| H01L33/12 \| H01L33/32 \| H01S5/00 \| H01L33/00
专利代理人	芝野正雅
代理机构	-
文献类型	专利
条目标识符	http://ir.opt.ac.cn/handle/181661/78808
专题	半导体激光器专利数据库
作者单位	三洋電機株式会社
推荐引用方式 GB/T 7714	松下保彦. 半導体素子及びその製造方法. JP3615386B2[P]. 2004-11-12.

条目包含的文件
文件名称/大小	文献类型	版本类型	开放类型	使用许可
JP3615386B2.PDF（54KB）	专利		开放获取	CC BY-NC-SA	请求全文